作者:阳怡伟,张靖,吴治军,刘昌举,熊平 单位:中国电子科技集团第四十四研究所 出版:《半导体光电》2015年第02期 页数:5页  (PDF与DOC格式可能不同) PDF编号:PDFBDTG2015020350 DOC编号:DOCBDTG2015020359 下载格式:PDF + Word/doc 文字可复制、可编辑
  • 设计了一种用于CMOS图像传感器时钟产生的电荷泵锁相环(CPPLL)电路。基于0.18μm CMOS工艺,系统采用常规鉴频鉴相器、电流型电荷泵、二阶无源阻抗型低通滤波器、差分环形压控振荡器以及真单相时钟结构分频器与CMOS图像传感器片内集成。系统电路结构简洁实用、功耗低,满足CMOS图像传感器对锁相环低功耗、低噪声、输出频率高及稳定的要求。在输入参考频率为5MHz时,压控振荡器(VOC)输出频率范围为40~217MHz,系统锁定频率为160MHz,锁定时间为16.6μs,功耗为2.5mW,环路带宽为567kHz,相位裕度为57°,相位噪声为-105dBc/Hz@1MHz。

    提示:百度云已更名为百度网盘(百度盘),天翼云盘、微盘下载地址……暂未提供。